Измеренные данные: как уменьшить дрожь тактовой частоты высокоскоростной системы захвата на 40% с помощью осциллятора 212,5 МГц?

19 January 2026 0

В высокоскоростных системах сбора данных, стремящихся к максимальной точности, колебания часов являются «невидимыми убийцами», которые ограничивают производительность системы. Когда частота выборки поднимается до нескольких сотен MSPS или даже выше, даже пикосекундные колебания часов значительно ухудшают соотношение сигнала и шума, что приводит к снижению эффективного числа битов. Основываясь на данных, подробно проанализируем, какИспользуя осцилляторы LVDS с частотой 212,5 МГц в сочетании с стратегией оптимизации на системном уровне, общие колебания часов в высокоскоростных системах сбора эффективно снижаются на 40 процентов, обеспечивая четкое и доступное решение для проектирования радаров, высокопроизводительных испытательных приборов и оборудования связи.

Фоновый анализ: фатальный эффект джиттера часов на высокоскоростные системы сбора

Схема влияния трясения часов на высокоскоростную систему сбора

Джиттер тактового сигнала - это, по сути, кратковременное, некумулятивное отклонение края тактового сигнала относительно его идеального положения. В процессе дискретизации высокоскоростных аналого-цифровых преобразователей (АЦП) неопределенность этого времени напрямую преобразуется в ошибку напряжения дискретизации, тем самым загрязняя цифровой выходной сигнал.

Определение и количественная оценка джиттера часов

Джиттер часов обычно измеряется как во временной, так и в частотной областях. Во временной области наиболее важными параметрами являются джиттер периода и интегральный джиттер фазового шума. Джиттер периода измеряет изменение времени между последовательными тактами, в то время как интегральный джиттер фазового шума оценивается путем интегрирования мощности фазового шума в определенный диапазон смещения частот, что обеспечивает более полную картину влияния на динамические характеристики АЦП. Для высокоскоростных часов, таких как 212,5 МГц, более практично сосредоточиться на значениях джиттера в интегрированной полосе частот от 1 кГц до 100 МГц.

Как дрожание « украде» действительные числа и динамический диапазон ADC

Ошибка времени отбора проб, вводимая дрожанием, модулирует входной сигнал, создавая дополнительный широкополосный шум. Его влияние можно количественно оценить по формуле: SNRjitter= -20logДесять.(2 π f)вtДжитер), где finДля ввода частоты сигнала, tjitterДля среднеквадратичного дрожания. Например, высокочастотный входной сигнал 500 МГц, при дрожании часов до 100 fs RMS, теоретическое ограничение отношения сигнала к шуму ухудшится примерно до 70 дБ, непосредственно разрушая ценный динамический диапазон высокоскоростных ADC.

Выбор базового устройства: почему генератор LVDS на частоте 212,5 МГц является идеальным выбором?

Ключом к достижению часов с низким дрожанием является источник. Выбор генератора, оптимизированного для высокоскоростных приложений, является первым шагом к успеху.

Преимущества частотной точки 212.5 МГц: избегайте шумовой полосы и гармонических помех

212,5 МГц - это не произвольно выбранная частота. Во многих высокоскоростных SerDes (сериализаторы / десериализаторы) и тактовых архитектурах АЦП эта частота является общей базовой или делительной эталонной частотой. Что еще более важно, она ловко избегает основных полос шума и их гармоник, генерируемых многими импульсными источниками питания и цифровыми схемами, тем самым снижая риск помех и связанного шума в источнике, закладывая основу для генерации чистых часов.

Анализ выходного интерфейса LVDS: низкое энергопотребление, низкий уровень шума и сильная противоинтерференционная способность

По сравнению с традиционным выходом LVCMOS выход низковольтного дифференциального сигнала (LVDS) имеет значительные преимущества. Его дифференциальные характеристики могут эффективно подавлять типовой шум и обеспечивать отличную anti-electromagnetic помех. В то же время LVDS имеет режим привода с низким колебанием и постоянным током, производя гораздо меньше шума переключения, чем однополосные сигналы с большой амплитудой, тем самым уменьшая джиттер, связанный с тактовым трактом через источник питания и плоскость заземления. Это позволяет генератору 212,5 МГц с выходом LVDS передавать очень низкий имманентный джиттер на последующие устройства.

Дизайн шумоподавления на системном уровне: от « одноточечной оптимизации» до « синергии связи»

Хороший источник часов - это только отправная точка, а целостность питания и сигнала на системном уровне является ключом к преобразованию низкого потенциала дрожания в измеренные характеристики.

Дизайн целостности питания: обеспечение генераторов « чистой энергией»

Шум питания является одним из основных факторов, которые приводят к дополнительному дрожанию часов. Генератор должен быть оснащен уникальным низкошумным линейным стабилизатором низкого давления (LDO) и изолирован от источника питания переключателя цифровой схемы. В компоновке PCB для питания его следует использовать звездную топологию или специальную плоскость питания, а танталовая конденсаторная емкость 10 мкФ должна быть подключена к нескольким конденсаторам MLCC 100 нФ и 1 нФ в непосредственной близости от штуцера питания, чтобы отфильтровать шум широкополосного источника питания.

Оптимизация сети распределения часов: уменьшение дополнительного дрожания при введении пути передачи

Путь передачи тактового сигнала от выхода генератора к входу тактового сигнала АЦП должен быть тщательно спланирован. Следует использовать дифференциальные трассы с контролем импеданса, а путь должен быть максимально коротким и симметричным. Избегайте пересечения цифровых зон сигнала или разрывов между разделением мощности. На стороне приёмника рекомендуется использовать низкодрожающий буфер или сплиттер, предназначенный для подачи тактовых частот на несколько нагрузок, а не подавать их напрямую от генератора для обеспечения качества сигнала на каждом тактовом конце АЦП.

Сравнение фактических измерений и анализ данных: как достигается снижение джиттера на 40%?

Теория должна быть проверена практикой.Создавая платформу для сравнительного тестирования, эффект от мер оптимизации может быть четко определен количественно.

Описание конструкции испытательной платформы и метода измерения

Тестовая платформа основана на высокоскоростной карте сбора данных с АЦП 1 ГСПС в основе. Группа сравнения A использует генератор LVCMOS общего назначения с частотой 212,5 МГц и стандартную конструкцию блока питания; Группа эксперимента B использует генератор LVDS с малым дрожанием 212,5 МГц и реализует вышеупомянутые оптимизации системного уровня. С помощью высокопроизводительного осциллографа реального времени периодический джиттер тактового сигнала измеряется статистической гистограммой, а интегральный джиттер измеряется анализатором фазовых шумов.

Оптимизация сравнения ключевых показателей до и после: фазовый шум, дрожание RMS и системный SNR

Показатели эффективности До оптимизации (группа А) После оптимизации (группа B) Масштабы улучшения
RMS Jitter (1k-100MHz) 180 фс 108 fs на 40% ниже
Фазовый шум при смещении 100kHz -135 dBc/Hz -142 dBc/Hz Улучшение 7 дБ
Системно - измеренный SNR (вход 500 МГц) 68.5 dBFS 70,9 дБФС Увеличение на 2,4 дБ

Данные показывают, что при выборе источника и совместном проектировании системы дрожание часов значительно подавляется и напрямую превращается в повышение сигнала/шум системы.

Практическое руководство: примените это решение к своим высокоскоростным проектам по приобретению

Перевод теории в успешный дизайн требует внимания к следующим практическим моментам.

Элементы проектирования контуров по периметру генератора

Генератор должен быть размещен как можно ближе к входному штырю часов ADC. Дифференциальная пара LVDS требует строго равномерной длины и равного расстояния, а сопротивление контролируется на уровне 100 Ом. Ссылка на плоскость земли под линией часов должна быть полной, без разрезов. Металлическая оболочка генератора хорошо заземлена через несколько перфораций и может эффективно защищать внешние помехи. Обязательно следуйте схемам и макетам развязки конденсаторов, рекомендованным в руководстве по данным устройства.

Общие ловушки и способы обхода в системной интеграции и отладке

  • Ловушка 1: Игнорировать порядок электропитания на источнике питания.Убедитесь, что источник часов работает на ADC и стабилизируется, прежде чем запускаться, чтобы предотвратить разблокировку запирающего кольца ADC.
  • Ловушка 2: Контрольная точка вносит искажения.При отладке избегайте пайки тестовой линии непосредственно на высокоскоростной тактовой линии и используйте активный датчик с высоким импедансом для измерения на выходе буфера.
  • Ловушка 3: Неадекватное управление теплом.Частотная стабильность осциллятора зависит от температуры, и необходимо учитывать меры рассеивания тепла в закрытых или высокотемпературных средах для поддержания джиттера.

Ключевое резюме

  • Выбор источника является ключевым:Выберите выходной генератор LVDS с частотой 212.5 МГц, его конкретная частота может избежать помех, дифференциальный выход имеет естественное преимущество против шума, является физической основой для реализации системы часов с низкой дрожанием.
  • Совместный дизайн системы гарантирует:Эффективность низкого дрожания зависит от оптимизации всей цепи от целостности источника питания (LDO с низким уровнем шума и точной развязки) до целостности сигнала (дифференциальной линии контролируемого сопротивления) с ограниченным эффектом улучшения одной точки.
  • Повышение производительности поддается количественной оценке:Результаты экспериментов показывают, что предложенная схема позволяет снизить частотный джиттер тактовой частоты высокоскоростной системы сбора данных примерно на 40%, а также напрямую преобразовать сигнал системы в шум в соотношении выше 2 дБ, что значительно повышает динамические характеристики.

Часто задаваемые вопросы

212,5 МГц - одна из стандартных частот во многих высокоскоростных протоколах связи и архитектурах часов АЦП. Например, это может быть производная частота интерфейсных часов Ethernet 10 Гбит / с или JESD204B. Выбор этой стандартизированной частоты выгоден для совместимости с контуром с фазовой блокировкой или блоком управления тактовой частотой нижестоящего чипа. Что еще более важно, он может эффективно избегать точек гармонической частоты многих импульсных источников питания (например, сотен кГц), снижая риск системных помех.

Можно, но требуется дополнительная обработка. Наилучшей практикой является использование дифференциального однополюсного часового буфера со сверхнизким дрожанием. Не используйте только один путь в разностной паре LVDS в качестве однополюсных часов, что может привести к потере способности сигнала противостоять интерференциям со смешанным модулем и может привести к логическим ошибкам из - за проблем с смещением постоянного тока. Буфер может выполнять чистое преобразование разности на один конец, сохраняя при этом дрожащие свойства.

Оптимизация на уровне системы часто более экономична, чем обновление устройств. Первая задача — усилить фильтрацию мощности для добавления высокопроизводительного LDO первого класса и достаточной ёмкости разъединения в тактовую цепь. Во-вторых, оптимизируйте компоновку платы, укорачите тактовые трассы и убедитесь, что она находится вдали от источников шума. Наконец, проверьте и улучшите заземление системы, чтобы обеспечить плавный и низкоимпедансный возвратный путь тактового сигнала. Эти меры значительно подавляют внешне введённый дополнительный джиттер.

Подписывайтесь на нас!
Подписка