Vous retravaillez encore sur la sélection d'un oscillateur LVDS 125 MHz pour vos puces FPGA ou commutateurs ? Voici un tableau de référence rapide et un processus en 5 minutes pour déterminer instantanément si l'OBEWDLVTNY-125 est adapté, et dire enfin adieu aux erreurs de sélection d'horloge de communication haute vitesse.
! Tableau de référence : Paramètres clés de l'OBEWDLVTNY-125
Concentré d'indicateurs clés : Sortie LVDS 125 MHz, alimentation unique 3,3 V, gigue de phase 0,05 ps (12 k-20 MHz), boîtier 3,2 mm × 2,5 mm. Si ces trois groupes de données correspondent aux spécifications de votre carte, le travail de sélection est achevé à 70 %.
Comparaison des indicateurs électriques clés
Comparaison visuelle des performances de gigue (plus c'est court, mieux c'est) :
Dimensions du boîtier et définition des broches
La série OB-U utilise un boîtier céramique de 3,2 mm × 2,5 mm × 1,0 mm, avec une disposition standard à 6 broches :
- BROCHE 1 : Activation de sortie (EN)
- BROCHE 2/3 : Sortie différentielle (OUT)
- BROCHE 4 : Mise à la terre (GND)
- BROCHE 5 : Broche non connectée (NC)
- BROCHE 6 : Alimentation 3,3 V (VDD)
※ L'entraxe des pastilles du PCB est de 0,65 mm, ce qui est parfaitement compatible avec les pastilles d'entrée d'horloge des FPGA courants.
Processus de sélection en 5 minutes : trois étapes de vérification
Correspondance de l'interface de signal
Confirmez que la carte prend en charge le différentiel LVDS : une résistance de terminaison de 100 Ω doit être proche du récepteur. Pour une longueur de ligne > 5 cm, une terminaison différentielle est nécessaire à l'extrémité. L'amplitude de sortie de l'OBEWDLVTNY-125 atteint 350 mV, offrant une marge suffisante.
Alimentation et synchronisation
Les exigences de synchronisation à la mise sous tension du FPGA imposent une horloge stable dans la milliseconde suivant la fin de la configuration. Le temps de démarrage typique de ce modèle est de 3 ms, ce qui répond parfaitement aux exigences. Si le contrôleur principal utilise des E/S 1,8 V, il est recommandé d'ajouter une puce de conversion de niveau.
Adaptabilité environnementale
Vérifiez la température de fonctionnement. La norme de classe industrielle (-40~85 °C) couvre la grande majorité des besoins pour les stations de base extérieures et les commutateurs. La dérive thermique est contrôlée à moins de ±25 ppm, garantissant un fonctionnement stable à long terme.
Exemples de scénarios d'application typiques
Horloge de référence pour émetteur-récepteur haute vitesse FPGA
L'émetteur-récepteur Xilinx Kintex-7 GTX exige une gigue de 0,05 ps. Il peut être soudé directement à proximité des broches centrales, économisant environ 0,45 USD de coûts de filtrage supplémentaires.
Horloge synchrone pour puce de commutation 56G
Les ports synchrones nécessitent 125 MHz ±20 ppm. La série OB-U présente d'excellentes spécifications de dérive thermique de classe industrielle, avec des indicateurs de gigue 10 fois meilleurs que les spécifications de la puce, garantissant une marge de l'œil de liaison > 20 % et passant facilement les vérifications de simulation SI.
Liste de contrôle pour l'achat et la validation au niveau de la carte
Stock et référence de prix
- Commande minimum par bobine de 1 k, plage de prix unitaire 1,55~1,68 USD
- Possibilité de négocier jusqu'à 1,49 USD pour les gros volumes (≥1 k)
- Prix unitaire pour échantillon en petite quantité environ 1,72 USD, expédition immédiate depuis le stock
Liste des 3 tests obligatoires
- Bruit de phase : confirmer l'intégration 12 k-20 MHz
- Consommation sur toute la plage de température : courant requis entre -40 et 85 °C
- Séquence de démarrage : de la montée de VDD à la stabilisation de l'horloge